PATENT ABSTRACTS OF JAPAN

(11)Publication number :

09-200454

(43)Date of publication of application: 31.07.1997

(51)Int.Cl. H04N 1/19
(21)Application number: 08-021789 (71)Applicant: RICOH CO LTD

(54) IMAGE READER

(22)Date of filing:

12.01.1996


(72)Inventor: KAGAMI YOSHINOBU

/)Abstract:

PROBLEM TO BE SOLVED: To provide the image reader which can easily obtain an optimum timing signal for

image signal processing.

SOLUTION: A phase shifting circuit 22 is arranged for a timing generating circuit 20. Further, the phase shifting circuit 22 is composed of a delay circuit which has plural delay elements or provided with plural output terminals which have different previously set delay quantities. Consequently, even if a product is partially changed in specifications or if a custom IC has a difference in delay time, the timing generating circuit which generates various clocks need not be reviewed at each time. Further, a waveform signal monitor circuit 15 and an optimum timing detecting circuit 16 are arranged to automatically detect the optimum timing of various timing signals and vary and set it.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2000 Japanese Patent Office

(19) 日本国特許庁 (JP)

m公開特許公報 (A)

(11) 特許出願公開番号

特開平9-200454


(43) 公開日 平成1年(1117) 7月31日

H04N 1/19	(\$1) Int. Ct. "
	歲別記号
	庁内整理番号
H 0 4 N	ቹ 1
1/04	
103	
	技術表示箇所

(54) 【発明の名称】画像読取装置

て最適なタイミング信号を容易に得ることができる画像 虎取装置を提供する。 【課題】 画像説取装置において、画像信号処理に対し

いる。このため、製品の一部仕様変更、あるいはカスタ び最適タイミング検出回路16を配設することにより、 め設定された遅延量の異なる複数の出力端が設けられて の遅延索子を有する遅延回路から構成され、 あるいは予 各種タイミング信号の最適タイミングを自動的に検出 各種クロックを生成するタイミング発生回路の見直しを A I Cのディレイタイムの差が生じた場合でもその都度 する必要がない。さらに、波形信号モニタ回路15およ 2 2が配設されている。また、位相可変回路22は複数 【解決手段】 タイミング発生回路20に位相可変回路 可変、設定を行うことができる。



【特許請求の範囲】

【請求項1】 光学像に応じて光電変換を行う複数の光

の制御信号を発生するタイミング生成手段とを有する画 **該複数の光電変換案子で得られた画像信号のうち所定の** 像読取装置において、該装置は、 該画像信号処理手段における各処理動作を行わせるため 画像領域を抜き取り、合成する画像信号処理手段と、

帯徴とする画像読取装置。 御信号の位相を可変させる位相可変手段を有することを 前記タイミング生成手段で生成され、出力される前記制

有する遅延回路から構成されていることを特徴とする欝 **坎頂 1 記載の画像説取装置。** 請求項2】 前記位相可変手段は、複数の遷延案子を

とする翻求項1または2記載の画像脱取装置。 延量の異なる複数の出力端が配股されていることを特徴 (鯖求項3) 前記位相可変手段は、予め設定された選

か1項に記載の画像読取装置。 段とを有することを特徴とする請求項1から3のいずれ 該波形信号モニタ手段でモニタリングされたデジタル値 号としてモニタリングする波形信号モニタ手段と、 抜き取る最適なタイミングを検出するタイミング検出手 像データから前記画像信号処理手段で所定の画像領域を データのうち所定の領域のデジタル画像データを波形信 数アナログ・デジタル変換手段で得られたデジタル画像 ジタルに変換させるアナログ・デジタル変換手段と、 前記画像信号処理手段で得られたアナログ画像信号をテ 《調水項4】 前記画像筋取装置はさらに、

【発明の詳細な説明】

[0001]

に複写棋、ビデオカメラ等における画像説取装置に関す 発明の属する技術分野】本発明は、画像競取装置、特

[0002]

て出されていた。 る、いわゆるパージョンアップされたものが策製品とし 回路は新製品以前のものを利用し、処理速度だけを上げ 品が出される場合、砂取索子と訪取索子に伴う信号処理 を有する画像読取装置は、複写機やビデオカメラの新製 器、例えば複写機の原稿読取部やビデオカメラの読取部 【従来の技術】従来、CCD等の読取素子を有する機

示されている。 の信号処理回路の各ブロックにおける画像信号の波形が 60の信号処理回路の一例が示され、また図7には図6 取扱貿あるいはビデオカメラ等に使用されているCCD 【0003】図6には、従来のデジタル複写機の原稿誌

奇数番目および偶数番目の画素の出力信号を意味してい る。特に高速で動作させるCCDは、出力の効率を向上 像暦号である。OddおよびEvenは、CCD60の 【0004】図7 (a)は、CCD60で読み取った画 8

> その約半分程度である。 は、リセット期間、フィールドスルー期間、および画像 enとは互いに反位相ずれており、それぞれの一画祭内 させるために2相駆動方式になっている。OddとEv すぎず、かつ平坦で出力が安定している期間は、さらに **うに画像出力期間は、1画紫内の約半分を占めているに** 出力期間からなっており、図7 (a) に示されているよ

ドする。この例では、サンブルクロックの立下りと同期 **力期間の内、上記安定期間の画像信号をサンプルホール** してホールドするものとする(図7 (b))。 【0005】サンアルホールド回路61は、この画像出

A/Dクロックの立上りであるとする(図7(d))。 換する回路で、A/D変換のタイミングは、この例では るように般計され、LSI化されたものである。 集合体であり、各信号処理に最適なタイミングが得られ 出力する。タイミング発生回路65は、ロジック回路の クロック、合成クロック、およびA/Dクロックのタイ にするものである。A/D変換回路64は、増幅回路6 ミング信号を生成し、各信号処理回路600の各回路に 3 で増幅されたアナログの画像信号をデジタル信号に変 dが、LowでEvenが有効となる(図7(c))。 を合成する。この時、合成クロックは、HighでOd 【0007】増幅回路63は、画像信号を所定のレベル ト回路で、画素の出力管号であるOddおよびEven 【0006】チャンネル合成回路62は、いわゆるゲー 【0008】タイミング発生回路65は、上記サンプル

の制御管理ができないことから、設計段階で毎回見直し 合、タイミング発生回路65については、カスタムIC を行わなければならなかった。 における各ゲートのディレイタイムや負荷側の浮遊容量 【0009】しかし、製品がパージョンアップされる協

なものにするための設計を新たに行わなければならなか ばよいというものではなく、各タイミングの位相を適切 た場合、発振器をその周波数に適合するものに交換すれ った(無規設計)。 【0010】例えば、クロック周波数が2倍に勘定され

要なタイミングを生成しており、ディレイタイムの最大 もあり、カスタムIC内では数十のゲートを使用して必 カスタムICのディレイタイムや浮遊容量が異なる場合 値と最小値の差は大きなものとなる(機械差)。 【0011】また、同一製品においても、製品一台毎に

があり(経時変化)、また処理速度を連くさせる高画質 モードを有する機械の場合にも、同一機械内で異なる周 波数に動作させるためディレイタイムが異なる (モード **温度の変化等によりディレイタイムが異なってへる場合** 【0012】さらに、同一機械においても、機械の周囲

[0013]

を解消し、画像信号の信号処理に対し最適なタイミング 【発明が解決しようとする課題】本発明は、従来の欠点

韓四9−200454

Ξ

[0014]

の画像領域を抜き取り、合成する画像信号処理手段と、 ミング生成手段で生成され、出力される制御信号の位相 を可変させる位相可変手段を有する。 **制御信号を発生するタイミング生成手段とを有し、タイ** 画像僧号処理手段における各処理動作を行わせるための と、複数の光電変換案子で得られた画像信号のうち所定 は、光学像に応じて光電変換を行う複数の光電変換素子 【採題を解決するための手段】本発明の画像説取装置

段が複数の選延素子を有する遅延回路から構成されてい 【0015】本発明の画像統取装置はまた、位相可変手

段に予め股定された遅延量の異なる複数の出力端が配設 されている。 【0016】本発明の画像読取装置はまた、位相可変手

理手段で所定の画像領域を抜き取る最適なタイミングを モニタリングされたデジタル画像データから画像信号処 タル変換手段で得られたデジタル画像データのうち所定 させるアナログ・デジタル変換手段と、アナログ・デジ 処理手段で得られたアナログ画像信号をデジタルに変換 検出するタイミング検出手段とを含む。 の領域のデジタル画像データを波形信号としてモニタリ ングする波形信号モニタ手段と、波形信号モニタ手段で 【0017】本発明の画像説取装置はさらに、画像信号

換回路14、波形信号モニタ手段としての波形信号モニ 装置は、主に光電変換手段としてのCCD10、サンプ グ発生回路20、および位相可変手段としての位相可変 グ検出回路16、タイミング生成手段としてのタイミン 夕回路15、タイミング検出手段としての最適タイミン 路13、アナログ・デジタル変換手段としてのA/D変 ルホールド回路11、チャンネル合成回路12、増幅回 装置の一実施形態が示されている。 本実施例の画像読取 回路22から構成されている。 【発明の実施の形態】図1には、本発明による画像読取

つアナログ信号に変換させる。 るいは原稿の反射光をその光の強度に応じた電圧値を持 しないレンズ系を通して結像された被写界の光学像、あ 【0019】CCD10は、固体撮像素子であり、図示

続されている。信号処理回路100は、位相可変回路2 路12および増幅回路13から構成されており、CCD 変換回路14に出力する。 2から供給される各種タイミング信号に応動してCCD 00は、サンプルホールド回路11、チャンネル合成回 1 0、位相可変回路22およびA/D変換回路14に接 【0020】画像信号処理手段としての信号処理回路1 ○0から入力される画像アナログ信号を処理し、A/D

【0021】サンブルホールド回路11は、位相可変回

8

処理されずにそのまま出力される。 路22から供給される調整後のサンプルクロックに応動 通常モードとスルーモードとがあり、スルーモードでに 成回路12は、いわゆるゲート回路で、位相可変回路2 るものである。なお、サンプルホールド回路11には、 成する。増幅回路13は、画像信号を所定のレベルにす 動して画菜の出力信号であるOddおよびEvenを合 **期間の画像信号をサンプルホールドする。チャンネル合** して図7 (a)に示されている画像出力期間の内、安定 2 から供給される調整後のチャンネル合成クロックに応

のものを使用してもよい。 から供給される調整後のA/Dクロックに応動して増幅 号に変換する。なお、A/D変換回路14は高速タイフ 回路13で増幅されたアナログの画像信号をデジタル信 【0022】A/D変換回路14は、位相可変回路22

のタイミング信号を生成し、位相可変回路22に供給す ンプルクロック、合成クロック、およびA/Dクロック ング発生回路20は、位相可変回路22に接続され、サ 位相可変回路22の拡大構成図が示されている。タイミ 【0023】図2には、タイミング発生回路20および

路11とチャンネル合成回路12およびA/D変換回路 種クロックを信号処理回路100のサンプルホールド回 い、タイミング発生回路20から入力された各種タイミ 路16から入力れる各種クロックの遅延量データに従 複数のゲート回路あるいはR C L 回路からなり、検出回 検出回路16に接続されている。位相可変回路22は、 ング信号であるクロックの位相調整を行い、調整後の各 20、信号処理回路100、A/D変換回路14および 【0024】位相可変回路22は、タイミング発生回路

ら構成され、A/D変換回路14から入力される一画紫 いる。波形信号モニタ回路15は、メモリ等記憶装置か 路14および最適タイミング検出回路16に接続されて して、最適タイミング検出回路16に出力する。 分のデジタル画像データを波形信号としてモニタリング 【0025】波形信号モニタ回路15は、A/D変換回

形信号モニタ回路15から入力された画像データの波形 モニタ回路15および位相可変回路22に接続され、波 変回路22に供給する。 **信号から各種クロックの遅延量データを検出し、位相可** 【0026】最適タイミング検出回路16は、波形信号

dまたはEvenの一方を選択する。 説明する。まず、信号処理回路100のサンプルホール ルーモードを選択し、チャンネル合成回路12では0d ド回路11およびチャンネル合成回路12ともに上記ス 【0027】ここで、本実施例の画像読取装置の動作を

る。すなわち、この場合増幅だけされたCCD 10から の周波数を通常の約10倍程度大きくして高速作動させ 【0028】A/D変換回路14では、A/Dクロック

> の出力がA/D変換され、図7(a)に示されているよ うな波形のデジタルデータが得られる。

切かを検出する。 を最適タイミング検出回路16が受け取り、一画森の中 **号としてモニタリングする。この画像データを波形信号 ベサンノ**ルホールドの時間的な位置としてとの部分が通 15に入力して、例えば一画素分の画像データを波形僧 【0029】このデジタルデータを波形暦号モニタ回路

像出力期間の平坦部の中心を選択すればよい。勿論、デ 行い、例えば図7(a)に示されているような波形の画 中間も選択できる。 ータを補間することによって、A/D変換をした位置の 【0030】検出の方法は、画像データを検知しながら

得られる。この動作をOddおよびEvenに対してそ タイミングを元のクロックに対する遅延量として位相可 変回路22に供給し、位相脚整したサンプルクロックが 【0031】ここで検出されたサンプルクロックの最通

され、図7 (b) に示されているような波形のデジタル で、A/D変換回路14は高速作動である。すると、サ である。また、チャンネル合成回路12はスルーモート 通常モードで、サンブルクロックは位相興整されたもの 様に検出される。この時、サンブルホールド回路11は データが得られる。 ンプルホールドと増幅だけされた画像信号がA/D変換 【0032】次に、合成クロックの最適タイミングも同

Evenの一画索分の画像データをモニタリングできる ようにして、この画像データを最適タイミング検出回路 回路15にこのデジタルデータを入力してOddおよび 16が受けて、最適の遅延量を検出して位相可変回路 2 【0033】以降は上記動作と同様で、被形信号モニタ

ルド回路11およびチャンネル合成回路12ともに通常 モードにする以外は上記動作と同様の動作が行われ [0034] A/Dクロックについては、サンブルホー

クロックの各タイミング信号に複数個用意されており、 ことがたきるものである。 各ディレイライン30のディレイタップ32を選択する に、複数のディレイタップ32を有するディレイライン の実施形態が示されている。図3に示されているよう 30をサンブルクロック、合成クロック、およびA/D 【0035】図3には、本発明による画像読取装置の他

遅延重を選択することが可能となる。 歩合かせるいといよって、0~60nsを2ns刻みた 択するジャンパスイッチ等を用意した場合、これらを組 5タップ (遅延なしを含めると6タップ) から1つを選 と、2 n s 刻みで 5 タップあるディレイライン 3 0 と、 【0036】より具体的には、10ns刻みで5タッフ

【0037】図4には、本発明による画像読取装置の他

特闘斗9-200454

おり、1つのタイミングに対して予め2つの異なる遅延 量の出力を用意し、必要に応じて一方の選延量を選択で ND回路、OR回路、およびNOT回路から構成されて の実施形態が示されている。この実施例では、複数のA

にしている。この場合、画像信号の周波数も変更させな 更する必要が生じる。 ければならず、各信号処理のタイミングの位相も設定変 画像僧号のS/N比を上げ、また現像条件を安定なもの ある。このモードは、動作速度を遅くすることによって より高画質にするためのモードが用意されている場合が 【0038】複写機、特に高回質のカラー被写機では、

おく。これにより、遅延量の異なる2本の出力端ができ を図2あるいは図3の位相可変回路22で予め合わせて まず通常モードと特殊モードとたの名タイミングの位相 【0039】図4の実施例の装置の動作を説明すると、

は、Highが通常モードで、Lowが特殊モードであ れている場合、その中から1つの遅延量を選択する回路 は、2種類あるいは2種類以上の複数の遷延量が設定さ の実施形態が示されている。図5に示されている回路 選延量をもったタイミングを得ることができる。 り、その出力とうしの論理和をとればモードに対応した 信号と個々の遊班量をもつタイミングとで鶴里積をと 切替えによる遅延量の選択は、モード信号(本実施例で る。)を機器本体から入力されると、入力されたモード 【0041】図5には、本発明による画像読取装置の他 【0040】次に、実際に機器を使用してい際のモード

5 合、周囲温度に対応した遅延量を予め設定しておく必要 な場合でも対応することが可能となる。なお、この場 機器の周囲温度の変化等経時変化により位相補正が必要 かは、選択データ入力増子A、B、Cの状態により決定 を選択して出力するICであり、どの入力を有効にする される。この回路によれば、モード切替えだけでなく、 である。LSI50はセレクタであり、8入力から1つ

取扱置を使用した場合には、サンプルホールドやチャン ネル合成が不要な場合もある。 使用できることは言うまでもなく、また比較的低速の読 相出力のCCDを使用したが、二相出力以外のCCDを 【0042】なお、以上本発明の実施例においては、

[0043]

も、その都度各種クロックを生成するタイミング発生回 はカスタムICのディレイタイムの差が生じた場合で させることができるため、製品の一部仕様変更、あるい 位相可変回路が配設され、サンプルクロック、合成クロ 画像読取装置によれば、タイミング発生回路の各出力に ック、およびA/Dクロックの各タイミング信号を可変 **【発明の効果】以上の説明より明かなように、本発明の**

ë 路の見直しをする必要がなくなる。

3 特開平9-200454

それぞれに対して、複数の回路が用意されているため、 より精密な遅延量選択が可能となる。 を有する遅延回路から構成され、各種タイミング信号の 【0044】また、位相可変回路22は複数の遅延素子

放装置に波形信号モニタ回路15および最適タイミング に従って遵廷量が選択される。 ら、モード切替え等の信号が入力された場合、その信号 た遅延量の異なる複数の出力端が用意されていることか 【0045】また、位相可変回路22は、予め股定され 【0046】さらに、本発明の画像説取装置によれば、

を行うことが可能である。 検出回路16が配扱されていることから、各種タイミン グ信号の最適タイミングを自動的に検出し、可変、設定 【図面の簡単な説明】

相可変回路の拡大構成図である。 【図2】図1に示す装置のタイミング発生回路および位

【図3】本発明の画像説取装置の他の実施例を示す部分

【図1】本発明の画像説取装置の構成例を示す機能プロ

回路図である。 ク図である。 回路図である。 回路図である。 【図6】従来の画像説取装置の構成例を示す機能ブロッ 【図5】本発明の画像読取装置の他の実施例を示す部分 【図4】本発明の画像読取装置の他の実施例を示す部分

【符号の説明】

5

グ図である。

【図7】図6に示す数置の信号波形の例を示すタイミン

タイミング 兔生回路

位相可架回路

国際後のサンブルクロック 資際報の合成クロック

[図2]

[図4]

調整機のA/Dクロック

[2]

 σ

信号処理回路

13 72

4

8

Š

E Ves

関整用である。

メモリなど モニタ回路波形信号

デジタル画像デ

ᇙ

通常モードモード・ル合成回路

78

20/

タイミング 発生回路

22/

位相可实回路

各クロックの通経費を 指示する


検出回路 タイミング 最適


9

または調整時のA/Dクロック

合無 A/D 2092 2092








Ξ

特開平9-200454



特開平9-200454

3